MOSFET-spezifische Fragen von der allgemeinen Leistungshalbleiterwelt trennen
Diese Seite fokussiert MOSFETs mit Gate-, Pin- und Schadensbezug. Der breitere Owner für Leistungshalbleiter behandelt zusätzlich IGBTs, Leistungsmodule, integrierte Treiber und die Montage großer Leistungskomponenten.
Keine pauschale MOSFET-Empfindlichkeit annehmen
Technologie, Zellstruktur, interne Schutzfunktionen, Geometrie, Package, Herstellerprozess und Revision beeinflussen die Robustheit. Allgemeine Volt-Angaben für alle MOSFETs sind fachlich ungeeignet.
Gate-Strukturen beachten, aber nicht nur das Gate betrachten
Das Gate ist ein typischer empfindlicher Bereich, trotzdem werden alle relevanten Pins und internen Schutzpfade betrachtet. Ein Prozess, der nur Berührung des Gates vermeidet, ist kein vollständiges ESD-Konzept.
| Datenpunkt | Nutzen | Grenze |
|---|---|---|
| Teilenummer / Revision | konkreten Produktscope festlegen | keine Aussage ohne zugehörige Qualifikation |
| HBM | Device-Level-Empfindlichkeit gegenüber HBM | nicht auf CDM übertragen |
| CDM | Empfindlichkeit des geladenen Bauteils | nicht als reale Maschinenfeldspannung lesen |
| Package / Pinout | Kontakt- und Handlingpfade verstehen | ersetzt keine Prozessanalyse |
Zuführung und Bauteilkontakt auf HBM- und CDM-nahe Risiken prüfen
Trays, Tubes, Rollen, Feeder, Greifer und Prüfkontakte können je nach Prozess Aufladung oder schnelle Entladungspfade erzeugen. Personenerdung kontrolliert produktseitige CDM-Risiken nicht automatisch.
Bestückung, Löten und mechanische Montage als zusammenhängenden Pfad behandeln
Pick-and-Place, manuelle Bestückung, Löten, Kühlkörpermontage und Zwischenablage bringen unterschiedliche Materialien und Werkzeuge an das Bauteil. Der Schutzstatus muss während des gesamten offenen Zustands eindeutig bleiben.
Gate-Ansteuerung und Testsysteme als mögliche elektrische Stressquelle einbeziehen
Programmier-, Gate-Drive- und Prüfaufbauten können neben ESD auch andere elektrische Überbeanspruchungen erzeugen. Anschlussreihenfolge, Versorgung, Adapter und Messgeräte werden deshalb sowohl unter ESD- als auch EOS-Gesichtspunkten bewertet.
Pin-kompatiblen Ersatz nicht automatisch gleich einstufen
Ein neuer MOSFET kann elektrisch funktional kompatibel sein und trotzdem andere HBM-/CDM-Daten, Package-Eigenschaften oder interne Schutzstrukturen besitzen. Produktwechsel werden deshalb gegen die bestehende ESD-Prozessfreigabe geprüft.
Gate-Schaden und ESD-Ursache nicht gleichsetzen
Leckstrom, Kurzschluss oder veränderte Gate-Funktion können zu einer ESD-Hypothese passen, aber auch durch Fehlansteuerung, Überspannung, Testfehler, thermischen Stress oder andere EOS-Ereignisse entstehen. Für die Ursachenfeststellung sind elektrische, physikalische und Prozessdaten nötig.
Praxisfall: MOSFET fällt nach Gate-Test aus
Nach einem Gate-Test zeigt ein MOSFET erhöhten Leckstrom. Die Analyse betrachtet HBM/CDM-Daten, Testadapter, Gate-Spannung, Kontaktreihenfolge, ESD-Kontrollstatus, Vergleichsteile und gegebenenfalls physikalischen Befund. Erst daraus entsteht eine belastbare Ursachenhypothese.
Häufige Fragen zu MOSFET und ESD
Quellen und weiterführende Dokumente
Quellengeprüft
September 2026
Verwandte Begriffe
Begriff
ESDS
ESDS sind elektrostatisch empfindliche Bauteile, Baugruppen und Geräte. Schutzbedarf aus Empfindlichkeitsdaten, Produktzustand und Entladungsszenarien ableiten.
Begriff
HBM
Das Human Body Model ist ein standardisiertes Device-Level-Prüfmodell für eine personenähnliche elektrostatische Entladung in ein Bauteil.
Begriff
CDM
Das Charged Device Model beschreibt die schnelle Entladung eines zuvor geladenen Bauteils und dient zur standardisierten Klassifizierung seiner CDM-Empfindlichkeit.
Ratgeber
HBM vs. CDM
HBM und CDM als unterschiedliche Device-Level-Prüfmodelle vergleichen und ihre Daten ohne falsche Spannungsumrechnung in Fertigung und Risikoanalyse nutzen.
Ratgeber
ESD-Empfindlichkeitsdaten im Datenblatt
HBM- und CDM-Daten korrekt lesen: Teilenummer und Revision zuordnen, Lieferantendaten prüfen und ESD-Empfindlichkeit in Risikoanalyse und Fertigung berücksichtigen.
Ratgeber
ESD-Schutz für Leistungshalbleiter
MOSFETs, IGBTs, Leistungsmodule und integrierte Leistungselektronik trotz hoher Betriebsleistung anhand konkreter Empfindlichkeitsdaten und Produktzustände schützen.
Begriff
EOS
Electrical Overstress (EOS): elektrische Überbeanspruchung von Bauteilen. Unterschiede zu ESD, mögliche Schadensursachen und Grenzen der Fehleranalyse.
Ratgeber
ESD- oder EOS-Schaden: Unterschiede
ESD und Electrical Overstress in der Fehleranalyse anhand von Ereignis, Prozessdaten, elektrischer Charakterisierung und physikalischer Evidenz unterscheiden.
Ratgeber
ESD-Schadensmechanismen in Halbleitern
Elektrische und thermische Schadensmechanismen wie Oxiddurchbruch, Junction-Schäden und lokale Metallschädigung einordnen, ohne daraus vorschnell die Stressquelle abzuleiten.
Ratgeber
ESD-Fehleranalyse: Ablauf und Grenzen
Elektronische Ausfälle hypothesenbasiert untersuchen, Beweise sichern und ESD gegenüber EOS, Design-, Fertigungs-, Test- und Anwendungsursachen belastbar bewerten.
Ratgeber
Leiterplatten und ESD
Bestückte Leiterplatten über Fertigung, Materialfluss, Prüfung, Rework, Lagerung, Transport und Service ESD-sicher handhaben.
Ratgeber
Elektronikprüfung
ESD-Schutz bei AOI-Übergabe, ICT, Funktionstest und Debugging: Prüfling, Adapter, Kabel, Versorgung, Messgeräte und Materialfluss gemeinsam kontrollieren.